H.264/AVC
（ハイ4:2:2プロファイル）、
MPEG-2（4:2:2プロファイル）対応
HDTV/SDTV デコーダ LSISARADEC
SARADECは、H.264とMPEG-2の両方式のクロマ4:2:2フォーマットに対応したリアルタイムデコーダ LSIです。
SARADECはシングルチップでHDTV/SDTVサイズのデコードが可能。DEMUX機能を内蔵しており、オーディオPES 出力を2ポートと、ユーザPES 出力を4ポート装備しています。
最大160MbpsのTSレートに対応し、放送用の映像素材伝送などに最適です。
特長
- ビットレート最大160Mbps
- H.264 ハイ4:2:2プロファイル（8bit）、MPEG-2 4:2:2プロファイルに対応
アプリケーション
主なアプリケーション： 放送素材伝送、中継機器
- Field Pick up Units（FPU）伝送
- Satellite News Gathering（SNG）
- 専用線伝送回線装置
- IP伝送
- 番組サーバ
- CMサーバ
- 送出用エンコーダ
仕様：デコーダLSI（SARADEC）
| H.264/AVC 仕様 | プロファイル | High422(8bit)、High、Main、Baseline |
|---|---|---|
| レベル | 422(4.0)、420(4.1) | |
| MPEG-2 仕様 | プロファイルとレベル | 422P@HL、MP@HL、MP@H14L、422P@ML、MP@ML |
| 共通仕様 | 映像出力インタフェース | Y/C Separated Output(HDTV) |
| Y/C Multiplexed Output(SDTV) | ||
| PES出力インタフェース | Audio PES and User PES Output | |
| 4-line serial or l2S Compatible Mode Output | ||
| ストリーム入力インタフェース | MPEG-2 TS(8bit Parallel) | |
| TS入力ビットレート | Max 160Mbps | |
| ホストCPUインタフェース | Data Bus: 32bit | |
| Address Input: 18bit | ||
| メモリインタフェース | DDR2-SDRAM 32bit×2、512Mbit×4 | |
| パッケージ | FCBGA 841pin(25mm×25mm、Ball pitch 0.8mm) | |
| 電源 | 内部 1.2V | |
| I/O部 3.3V、1.8V | ||
| アナログ部 1.2V | ||
| 映像出力フォーマット | 1080i 1920×1080(29.97/25fps) | |
| 720p 1280×720(59.94/50fps) | ||
| 480i 720×480(29.97fps) | ||
| 576i 720×576(25fps) | ||
| ポストフィルタ | Horizontal up-sample filter(4/3) | |
| Chroma 4:2:0 - 4:2:2 filter |